[TOC]
在Quartus ii 9.0里的标签页上面点了Hide Tabs的，要恢复很是难找的。
恢复选项在Tools-->Options-->General-->Display tabs for child windows。
FPGA的基本物理结构
[TOC]
IO
输入/输出单元简称I/O单元,他们是芯片与外界电路的接口部分,完成不同电气特性下对输入/输出信号的驱动与匹配需求.为了使FPGA有更灵活的应用,目前大多数FPGA的I/O单元被设计为可编程模式,即通过软件的灵活配置,可以适应不同的电气标准与I/O特性;可以调整匹配阻抗特性,上下拉电阻;可以调整输出驱动电流的大小等.
这个其实比较好理解，FPGA的管脚是可以配制成输入、输出、双向的，这个是要改变内阻特性的；然后管脚可以灵活的连接到任意内部单元，这个算是FPGA最强大的地方，这个就需要配置内部的连线；然后还有差分对IO，之前没用过的，物理特性也是很不一样的。
真值表到最小/大项表达式
[TOC]
问题
有这样一个逻辑真值表, XYZ表示输入, F表示输出:
| X | Y | Z | F |
|---|---|---|---|
| 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |
这个要怎么用逻辑门搭出来呢?
quartus又一坑
这两天项目中又出个问题。这个项目是之前项目的一个后续项目，板子重新画了的，大体结构还是一样，就是有细节上的微调。里面的FPGA管脚是当然就要重新配过，工作量很大啊。
测试的时候有个功能一直不对，这个时候用SignalTap看发现是ARM写命令和数据的地址完全不对。反复检查管脚没发现有错，然后把ARM扯了对着地址线一个个检查，发现就是地址线输入有问题，前面几个脚给输入SignalTap上面看的不对，后面脚倒是对的起来。
【译】我与Perl的两个半小时
[TOC]
原文: Learn Perl in about 2 hours 30 minutes By Sam Hughes
安装git之后附带装上了Perl, 感觉这个学习成本就一下降了好多. cmd里面打perl -version可以查看版本号. 原文的标题是”两个半小时学习(学完)Perl”. 这些都有诱惑力. 然后我就决定花点时间学一学, 这篇文档不太长, 翻译一下看看. 希望是有所帮助的.
一个很好的解释阻塞赋值和非阻塞赋值的例子
|
|
Verilog小细节
初学verilog的刚知道还有可综合不可综合的时候，觉得可综合的verilog真是太简单了，用到的语法只有一点点，现在看看实在是孤陋寡闻了。今天了解到的新的东西总结一下：
Linux的一些基础概念小笔记
[TOC]
资料整理自《嵌入式Linux应用程序开发标准教程》.
文件系统
目录与分区
Windows文件系统是以驱动器的盘符为基础的, 而且每一个目录与相应的分区对应, 例如“E:\workplace”是指此文件在E盘这个分区下. 而Linux恰好相反, 文件系统是一个数, 且他的所有文件和外部设备（硬盘、光驱等）都是以文件的形式挂在这个文件树上的, 例如“/user/loacl”. ……总之, 在Windows下, 目录结构属于分区; Linux下, 分区属于目录结构.
28335的外设结构与寄存器空间映射
[TOC]
外设简述
28335不单单是个CPU，还有非常多的外设功能模块，像是ADC、SCI、PWM、CAN什么的。这些模块的的功能是有专门的硬件控制器来完成的，在运行时不会占用CPU资源，只是在配置和进行数据交互时才会用到CPU指令。就像你使用SCI只需设置好波特率和相关的中断，然后做好数据的收发，数据的串并/并串转换、fifo的控制、并行帧监测这都是由硬件模块完成。