Central Perk
Ignorance is a rare rare blessing~
Home
Archives
2017
Mar 28
一个工厂小demo实现UVM的run_test
2016
Sep 28
UVM Commandline Processor
Aug 28
UVM源码探索之Factory(下篇)
Aug 27
UVM源码探索之Factory(上篇)
Jul 27
Verification匠心
Feb 9
Systemverilog的OOP相关语法特性来自于哪里
2015
Feb 28
一种同时适用于Vim和Emacs的改键方案
Jan 9
我的Verilog HDL代码快速编辑环境
2014
Nov 28
《Learning PERL》笔记
Oct 27
$readmem是可综合的
Aug 22
将Python设为cmd.exe下的命令
Jan 20
利用云盘做私人git中心库
Jan 17
FPGA怎么抑制地弹
Jan 16
状态机要注意异步输入信号
Jan 14
Vim笔记【整理】
Jan 11
begin-end还是有用的
Jan 4
ModelSim使用笔记
2013
Dec 31
为什么数字信号不能直接远距离传输
Nov 11
pm
Nov 2
真正的Synthesis Attributes用法
Oct 17
编程语言的新体会
Sep 23
GPS的正确用法
Sep 4
3倍数字分频器
Sep 1
正则表达式学习
Sep 1
电力系统基波向量的快速算法
Aug 28
Vundle和git
Aug 28
好插件之snipmate
Aug 28
NERDCommenter
Aug 28
neocomplcache这个插件。。。
Aug 28
终端时钟测试
Aug 28
Quartus标签页消失补救
Aug 27
FPGA的基本物理结构
Aug 4
真值表到最小/大项表达式
Jul 21
quartus又一坑
Jul 5
【译】我与Perl的两个半小时
May 4
一个很好的解释阻塞赋值和非阻塞赋值的例子
May 4
Verilog小细节
Apr 29
进程与线程小笔记
Apr 29
Linux的一些基础概念小笔记
Apr 18
28335的外设结构与寄存器空间映射
Apr 15
Learning Python the Hard Way笔记
Apr 12
Verilog的逻辑判断语句怎么写
Apr 7
TMS320F28335的基本信息
Apr 3
无意中发现Quartus ii 里面的verilog template
Apr 2
TCP/IP小笔记
Apr 1
static和const小笔记
2012
Nov 2
底板协议整理
Nov 1
FSM的正确写法
2011
Aug 28
古典情欲生涯【选段】
Home
Archives